¶
数字电路设计组
¶
概述
数字电路设计包括逻辑设计、时序分析、Verilog HDL 编程、FPGA 开发等。
¶
学习模块
布尔逻辑与基本门电路
组合逻辑与时序逻辑
HDL 编程基础（Verilog/VHDL）
综合与仿真工具（ModelSim、Vivado）
¶
课程资源
课件下载
digital_information
hdlbits
数字流程及verilog
推荐书籍：
《数字设计与 Verilog HDL 应用》
《FPGA 入门与应用开发》
在线教程视频
verilog语法视频
¶
工具与软件
ModelSim 教程
Vivado 使用指南
Quartus 入门
¶
任务与练习
¶
设计一个四位串行加法器
使用 Verilog 编写计数器代码。
在 ModelSim 中进行仿真。
提交代码与仿真结果截图。
verilog:
jfq.v
,test_bench:
jfq_tb.v
四位串行加法器实操视频